

Espacenet

Bibliographic data: JP 1189958 (A)

SEMICONDUCTOR MEMORY DEVICE

Publication date: 1989-07-31

Inventor(s): KIRISAWA RYOHEI; SHIRATA RIICHIRO :

Applicant(s): TOSHIBA CORP ±

G11C17/06; H01L21/8229; H01L27/10; H01L27/102; (IPC1-

Classification: international: 7): G11C17/06; H01L27/10
- European:


Application JP19880015258 19880126

number: JP1900015256 1900126

Priority number JP19880015258 19880126

Abstract of JP 1189958

PURPOSE:To miniaturize cell and obtain large capacity, by stacking, on a substrate, via an interlayer insulating film, at least two wiring layers wherein a plurality of lines mutually intersect. CONSTITUTION: Data are stored by depending on whether rectifying contacts directly formed between laminated wiring layers 3, 5, 7 exist. Therefore, as compared with the case, for example, installing P N junction critis by forming diffusion layers on a semiconductor substrate 1 in accordance with a data pattern, the miniaturization is facilitated. Further it is not necessary to form an illeutating film for signification on a substrate 1, by utilizing all the deposited films on the substrate 1. Therefore, it is also easy to realize a targe capacity RCM, By stacking wiring layers in the manner of multiloyer, a memory array can be foremd by arranging MA1 and MA2 in multilayer, that is, 3-dimensional arrangement is facilitated, which largely contributes to the realization of a large capacity ROM. Thereby, the ministurization of cell is attained by a simple structure, and a mask ROM of large ospacity can be





Last uprlated, 26.64,2611 Worldwide Database 5,7,22; 92p

⑩日本国特許庁(IP)

(1) 特許出顯公開

② 公 開 特 許 公 報 (A) 平1-189958

⑤Int. Cl. 4

識別記号 4 3 5

庁内整理番号 8624-5F

@公開 平成1年(1989)7月31日

H 01 L 27/10 G 11 C 17/06

D-7341-5B

審査請求 未請求 請求項の数 2 (全9頁)

50発明の名称 半導体記憶装置

> 20特 顧 昭63-15258

②出 顧 昭63(1988) 1 月26日

70発 明 者 恋 平

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 研究所内

70発明者 白田 理一郎 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 研究所内

勿出 頭 人 株式会社東芝 神奈川県川崎市幸区堀川町72番地

(40代 理 人 弁理十 鈴汀 世彦 428

αд

1. 静間の名称 半導体記憶裝置

2. 特許請求の範囲

揺板上に、それぞれ複数本ずつの互いに 交票する少なくとも 2 屋の配線屋が展開絶縁隊を 介して積層され、前記層開絶縁膜にはデータ・パ ターンに対応して上部配線層形成前にコンタクト 孔が配列形成されて、各コンタクト孔で上部配線 脳と下部層配線層とは整流性接触をなすことを特 微とする半導体記憶装置。

基板上に、それぞれ複数木ずつの互いに 交差する少なくとも2級の配線層が層間鉄級腰を 介して積層され、前記層開絶線膜は、書込みデー タに対応して選択された上部配約隔と下部配換隔 間に所定の書込み選圧を印加することによりその 交差位置で破壊されて、その交差位置で上無配線 脳と下部配線屋との間が整液性接触をなすことを 特徴とする半導体記憶装置。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は、半導体記憶装置に係り、特に関定 的にデークを書込む読出し専用メモリ(ROM) に関する。

(は虫のおな)

従来より、この箱のROMとして、拡熱回路 の形成マスクにより出子形成工程でデータを書込 むマスクROMと、雲子形成後に出気的にデータ を書込むプログラマブルROM(PROM)が知 られている。それらのメモリセル構造は多岐にわ たる。これらの各種ROMのうち、セル構造が簡 単で大容量化に適した半導体ROMとして、半導 体基板にデータ・パターンに応じてpn接合ダイ オード・アレイを形成したものが提案されている (例えば特別昭60-74669号公報)。しか し、半導体場板上に予めpn接合ダイオードを形 成する構造では、拡散領域の微細な制御を必要と し、また米子分離絶報膜を拡板上に形成すること が不可欠になるため、セルの微細化およびROM の大容量化に限界がある。

(発明が解決しようとする課題)

以上のように従来の半導体ROMは、セルの 微細化、大容量化に難点があった。

本発明は、この様な難点を解決し、セルの微細 化および大容量化を可能とした半導体ROMを提供することを目的とする。

「急明の構成1

(保道を解決するための手段)

をなす。

データ普込みはは、二種ある。一つは、下部配 は成上に短問が起き形成した後、この原間地と地 フンタクトルを形成し、上部化線圏を形成する方 法である。これはは、マスクROMの手法に類似し、 素子形成工程途中でデータ普込みがなきれる。も う一つは、局形成し、その後データに応じて選択された上部配線局とは際にコンタクト孔を開けず上 れた上部配線局と下部配線局間に所定の確保を印 加して局間・部域機関と下部配線局のが登壊性を印 の電子で上部配線局と下路配線局間のが登壊性を動 をなすようにする。これは、PROMの手法である。

いずれの者込み法でも、予防メモリセルとして Pn接合が拡放法等により形成されることはない。 即ち本発明では、上部配線協の形式により、ある いはその後の原用地線流域は15、10地で、配線 原に整液性接触が形成される。従って、上部配 線路と下部配線路との間で異種様で歴史を14規盤

材料を用いることが不可欠である。

(ft fft)

本別明のROMでは、観聴される配線瞬間で直接形成される程度性機能の有限によりデータを 記憶する。従って例えば、半導体歴度にデータ・ パターンに応じて拡散態を形成してりれ接合をやある。配換例として、全て基板上に単値観した映をである。これを観点として、全で基板上に単値を形成することを変ない。従って本定側によれば、基限に第子分離絶極を形成することを変ない。その上記を影響に、即ち3次元的に配列形式することが容易にできる。これも、ROMの人容置による(4年である。

(実施例)

以下、本発明の実施例を図面を参照して説明する。

第 1 図 (a) ~ (d) は、一実施例の R O M の構造を 3 × 3 × 2 ピット分につき示す。この実 施例では、基板上に 2 層のメモリアレイ M A 1 .

M.A. を 経 脳 形成しており、 (a), (b) はこ れらを説明の便宜上分離して、それぞれ第1届日 のメモリアレイMAI部分、第2層目のメモリア レイMA2 部分につき示した平面図である。 (c) および (d) は、(a) (b) のA-A' および B-B′断曲図である。 昼板 1 は例えば S i 基板 であり、この上に絶縁膜2を介してp型多結品シ リコン族からなる複数本の第1届配線届3(3)。 32, …) が形成されている。この第1届配線区 3が形成された基板上は層間絶縁腰4でおおわれ、 これにデータ・パターンに対応するコンタットコ 8 (81, 82, …) が配列形成されて、 n 型多 結晶シリコン膜からなる複数本の第2層配線回ち (51,52,…) が形成されている。第2届配 線層5は、第1層配線層3と直交する方向に配設 されている。第1層配線層3と第2層配線層5は、 コンタクト孔8の部分で直接接触し、pn接合を 機成する。この第1層配線層3と第2層配線層5 の各交差部をメモリセルC;(C;;、C;;、 …) として、第1届日のメモリアレイMA: が様

成されている。コンタクト礼がない部分例えばメモリセルC、、では、第1級配線図3と第2級2級個域当らは短回総は数4を挟んで容量検査する。第2級配線図50世級とた法板上は短凹総は数6で置われ、この脳四地線後6にもデータに応じてコンククト礼9(9)、92、い)が形成されている。第3級配線 図7(7)、72、い)が形成されている。第3級配線 図7(7)、72、い)が形成されている。第3級配線 図7(7)、72、い)が形成されている。第3級配線 図7(7)、72、い)が形成されている。第3級配線 図7(7)、72、い)が形成されている。第3級配線 図7に立る配線 図7に立る配線 図7に立る配線 図7に立る配線 図7の回で、5次立部をメモリセルC2(C2、、C2、)として第2個目のメモリアレイMA、が根皮されている。

類 4 図 (a) ~ (d) は、この実施例のR 0 M の 別 泡工程を示す断 面図 (第 1 図 (c) に対 応す) である。 期 収 に やの 設立工程を説明すると、 例えば p 限 S i 基 板 1 に M 放 化 等により 始 k 強 2 を 1 域 し た 後、 多 柱 島 シリコン 漢 を 堆 数 し 、 ポ ロンを 1 × 1 0 l " っ 5 × 1 0 l" / cr 2 区 皮 F / で き としてこの 多 粒 島 シリコン 降 フォトレ

ジストフ用いてパターニングして、被数本の第 1 脳配線膜3を形成する((a))。次に短問能線 瞬4として、精酸化またはCVD法によるシリコ ン酸化膜を例えば300A形成し、データ・ パターンに対応するフォトレジスト・バターンを 用いて層間絶縁膜4を選択エッチングしてコンタ クト孔 8 を形成する ((b))。その後、全面に 多結品シリコン膜を堆積し、これにリンを1× 1020~1×1021/cm3 程度ドープしてパ ターニングし、第2届配線属5を形成する((c))。 このとき、第1届配線層3と第2層配線層5の各 **交差位置でコンタクト A. R. があいている部分では** pn接合ダイオードが形成されることになる。そ の後更に脳間絶縁勝ちを形成し、これに別のデー タ・バターンに対応したフォトレジスト・バター ンを形成し、これを用いて層間絶縁膜6を選択 エッチングしてコンタクト孔9を形成する。 そして必動 脳シリコン腫を堆積し、ボロンを1× 1017~5×1017/am3 程度ドープした 後バターニングして第3層配線階7を形成する

((d))。このとき、第2階配線層5と第3階 配線層7の各交型位置でコンタクト孔9があいて いる部分ではpn接合ダイオードが形成されるこ とになる。

第3 図(a) (b) は、この様なROMを、第 1 図(a) (b) に対応させて第1 暦メモリアレイMA」と第2 暦メモリアレイ MA」に分けて示した労働回路である。この等値回路を用いて次に、 このROMの統出し動作を説明する。第3図(a) (b) には、一鉤として第 2 層目のメモリアレイ MA2の中の破線で囲んだメモリセルを読み出す 場合の各制御線の電位関係を示してある。図示の ように、読み出すべきメモリセルに対応する位置 を示す第2の制御線Y2に0V、第3の制御線 Xッッに5Vを印加する。残りの第2の制御線は 全て5 V とし、第 1 の制御線 X 、は全て 0 V とす る。このとき選択されたセルが図示のようにダイ オードを構成している場合には、第2の制御線 Y2と第3の制御線X22の間に電流が流れる。 このセルがキャパシタである場合には唯流が流れ ない。他の非波根セルでは、グイオードの部分も 客パイアスまたは逆パイアスであり、水流は流れ ない。こうして、電流の有無により選択セルの招 恨"0", "1" が判別できる。

この実施例によれば、コンタクト孔の有無をデータに対応させて多脳の配線脳によりROMを構成している。しかも、pn投合等を予め形成する ことはなく、配線脳がコンタクト孔を介して接触 する時に整成性接触をなすように、配像材料を選 択している。またメモリアレイの3次元的に破職 が容易である。以上により、セルの微観化が可能 であり、ROMの大容量化が図られる。

上記実施例では、3 器の配線筋を全て平導体筋であるを結晶シリコン際により形成したが、書きるまれた状態のセルの超減特性を良好なも的品シリコン源を単結晶化することは行効である。また配線が付料として非晶質シリコンなどを用いることもできるし、配線版技を下げるため、配線協表面にW、M o などのあるいはこれらのシリサイドを制御しておよい。

第5回(8)(6)は、光の実施例の第1脳形 間隔を出版内の拡散版により振画のはした実施例の基 1回(c)(4)に対応する新面図である。基 1に n型 S i 出版を用い、p型拡散器によって第 1 温配機関3をストライブ状に形成している。こ の上に n型を踏品シリコン機による第2層配便解 5 。 n数を結品シリコン機による第3層配便解 説明したが、例えば金属配線を組合わせてショットキー陣壁による整高性接触を用いることもできる。第6回 (a) (b) は、その様な光線例の流1回 (c) (d) に対応する断面図である。この実施例では、第3 別配線別 7 として、Pt. Au. A ようの金属機を用いて、n 程を結晶シリコン機からなる第2 短配線紛5 との間でショットキー・ダイオードを構成するようにしている。この実施例によっても、光の実施例と同様の効果が得られる。

を順次路域すること、各配線域間の域間換線域4

6にデータに応じてコンタクト孔8、 9を形成す

ること、は先の実施例と同様である。この実施例

によっても、先の実施例と問様の効果が得られる。

実施例では、整流性接触の例としてpn接合を

配線隔7の上に更に同様のプロセスの機返しには り、 n 型多結結シリコン機からなる強 4 器配線隔 10、 p 型多結結シリコン機による預5 器配線隔 11を耐火形成して、4 層のメモリアレイM A 1 ~ M A 4 を経過した実施例の断面型である。このようにして容易にメモリ容量の拡大が可能である。 なお配線層を多数 脱縁 表で望め込んで基接を平均化 対象には解している。

これまでの実施例は、製造工程途中にマスクを 用いてデータを書込む点でマスクROMの一種と いえる。 本発明は、素子製造終了後に電気 配け級問題報報を破壊してデータ書込みを行う PのMにも適用できる。その実施例を次に裏明 する。

第9図 (a) ~ (d) は、その様な実施例の ROMのデーク書込み前、即ちプログラム前の状 響を、第1図 (a) ~ (d) に対応きせて示すも のである。第1図と対応する部分には同一符号を 付して非細な説別は省略する。図から明らかなよ うにこの実施制では、層間絶秘機44、6にコンタクト孔を形成することなく、第1億税機関3・第 2 解化機関7を開次数層形成する。各配機関は、 その間の周囲結経機を有電機はした時に上下の配 線帯間で直接接触してpn接合を形成するように、 導帯型が支払に反対になるように選ばれている。 具体的個のな数値例を上げれば、第1億配線開3 8 よび第3億配線開7は、ボロン値が5×1101 6

第10日は、このプログラム前のPROMの第9日 (c)に対応する瞬面の事績同路を、第1日 (c)に対応させてボナ。別で3日のよそリアレイMA:、第2届日のメモリアレイMA: 共に、プログラム前においてはメモリセル階はよて個関地接機を選定体とするキャパシタとなっている。

第11関(a) (b) は、プログラム時の名割 御線の電位関係を、第1勝目のメモリアレイ MA: 、第2層目のメモリアレイMA: について それぞれ示す。これらの図で、ダイオードで示し てあるセルは既に書込みがなされたものであり、 また図示の市位関係は、第11図(b)の破線で 囲んだセルに書込みを行う場合のものである。即 ち選択された第2の制御線Y2と第3の制御線 X、、の交点のメモリセルに書込みを行うには、 第11以(b)のように第2の制御線YっをOV とし、第2の制御線 X22に14 Vの書込み 電圧を印刷する。 見りの第2の制御線にはすべて 1 4 V を印加し、また第 1 の制御線 X 、は全て O V とする。これにより、選択セルで展開終設施 が許電破場し、その数型この部分で第2個配線図 5 と第 3 原配線 障 7 間で p n 接合ダイオードが形 成される。残りのセルは、繋バイアスのものは当 然書込みはなされない。14Vの道バイアス関係 となるセルにおいては、低濃度のp型配線層側に **ヴラ回が仙びてこれが14Vの自加水ドの一部を** 分組する結果、瞬間地径感にかかる電界は破壊駅 界値に達せず、やはり普込みはなされない。既に 着込みがなされている セルは、帯パイアスまたは 1.4 Vの遅パイアスであり、p n 接合制圧が 1.4 V以上であれば、電池が流れることはない。 このようにして、選択的に電気的普込みが行われ

データ書込みがなされたROMの読み出し動作 は、先の実施機のものと同様である。

この実施例によれば、セルの微細化。大宮益化を切ったPROMが得られる。特に先の実施例と 比べると、コンタクト孔形成工程が要らないため、 製造工程は時間になり、同じ理由でより微細なセ ルを形成することが可能である。

この実施例のPROMについても、先のマスク ROMの場合と同様、第1階配線階基板内の拡散 光線瞬を明いること、配線強の一部にショットキー障壁を形成するような金減減一半導体の組合わ を利用すること、3階以上に配線器を多幅化すること、下の時々の変形が明まである。

「発明の効果」

以上述べたように本発明によれば、データ・バ ターンに応じたコンタクト礼形成工程を含む配線 階の 税額工程によって、簡単な構造でセルの 陳細 化を図り、大容量化を図ったマスクROMが除ら れる。

また水発明によれば、勝間絶縁機の静電破壊に よるデータ書込みを利用して、より一脳のセルの 微細化と大容量化を可能としたPROMを得るこ とができる。

4. 図面の簡単な説明

第1 図 (a) ~ (d) は本発明の一実権例の ROM構造を示すもので、(a) (b) はそれぞれ市 1 曜日、第2 曜日のメモリアレイを示す平面 図、(c) および(d) はそれぞれ(a) (b) の A 一 A ′ および B ー B ′ 所面図、第2 図はその ROMの第1 図 (c) に対応する所面での予証目 路図、第3 図 (a) (b) は同じくその ROMの 第1 図 1、第2 曜日のメモリアレイの予証日階図、34 図 (a) ~ (d) はその ROMの 別 測工程を 1 婚メモリアレイ、MA2 …第2 歯メモリアレイ。 出願人代理人 弁理士 鈴江武彦

3 M 配線版、8、9…コンタクト孔、M A 1 … 第

